Полвека производители микросхем уменьшали транзисторы и уплотняли их на кремниевых пластинах. Но миниатюризация упёрлась в физику и экономику. Теперь индустрия переходит к вертикальному росту: Samsung, IBM, Intel, TSMC и Huawei разрабатывают трёхмерные архитектуры, которые могут изменить будущее вычислений — и геополитику.
Если проехать по Силиконовой долине, можно заметить, что её горизонт удивительно низкий: одноэтажные офисы, бунгало, торговые центры. Микросхемы, давшие региону имя, устроены так же — миллионы «одноэтажных» транзисторов лежат бок о бок на кремниевой пластине. Полвека индустрия добивалась роста производительности, уменьшая транзисторы и уплотняя их всё теснее. Но этот путь подходит к концу. Чтобы продолжить прогресс, производители наконец начинают строить вверх. Будущее чипов будет похожим не на пригород Калифорнии, а на вертикальный Манхэттен.
Первые этажи нового «небоскрёба»
16 июня на конференции на Гавайях Samsung заявила, что смогла разместить два типа транзисторов друг над другом, существенно экономя пространство. Через несколько дней IBM представила собственный вертикальный транзистор. Intel и TSMC работают над аналогичными технологиями, которые могут появиться в коммерческих продуктах в начале 2030‑х.
Китайские компании тоже стремятся в третье измерение — но по другим причинам. Американские экспортные ограничения лишили их доступа к оборудованию для производства самых маленьких транзисторов, вынуждая искать альтернативы. 25 мая Huawei представила технологию Logic Folding, которая предполагает вертикальное размещение не отдельных транзисторов, а целых логических схем.
Физика или санкции — но путь один: вверх.
Почему миниатюризация больше не спасает
Уменьшение транзисторов помогает в двух отношениях:
- Больше транзисторов на площади — сложнее и мощнее чип.
- Меньше транзистор — быстрее переключение и ниже энергопотребление.
В 1965 году Гордон Мур предсказал, что число транзисторов на чипе будет удваиваться ежегодно (позже — каждые два года). Так родился закон Мура.
Но к середине 2000‑х транзисторы стали настолько малы, что ток начал протекать даже в выключенном состоянии — росли утечки, тепло, энергозатраты. Инженеры переходили от плоских транзисторов к FinFET, затем к gate‑all‑around (GAA). Это продлило жизнь миниатюризации, но сломало её экономику.
Bloomberg Intelligence оценивает: в 2024 году производство миллиарда транзисторов по техпроцессу TSMC N3 стоило примерно на 40% дороже, чем по предыдущему N5.
CFET: транзисторы друг на друге
Одной из целей вертикального перехода стали логические элементы — например, инвертор («NOT»), состоящий из двух транзисторов, расположенных рядом. Между ними нужно оставлять зазор, чтобы избежать взаимного влияния.
IBM считает, что размещение транзисторов вертикально — в устройстве CFET (complementary field-effect transistor) — позволит сократить площадь логических элементов вдвое и обеспечить либо +50% производительности, либо –70% энергопотребления.
CFET — это два GAA‑транзистора, уложенные друг на друга с изолирующим слоем между ними.
IBM использует последовательное производство: сначала создаётся нижний транзистор, затем сверху приклеивается перевёрнутая кремниевая пластина, на которой строится верхний транзистор — словно накрываешь бутерброд второй половиной хлеба.
Intel, Samsung и TSMC предпочитают монолитный подход, создавая оба транзистора на одной подложке.
Китай: вертикальность как ответ на санкции
С 2019 года США запрещают ASML продавать Китаю машины EUV‑литографии. Без них невозможно производить самые маленькие транзисторы.
Huawei предлагает иной путь. Скорость чипа зависит от:
- скорости переключения транзисторов;
- времени распространения сигнала по схеме.
Санкции ограничили первое, поэтому Huawei сосредоточилась на втором.
Logic Folding делит схему на две части, размещает их на двух кремниевых пластинах и соединяет их лицом к лицу через сверхточное склеивание. Как если бы сложить лист бумаги так, чтобы две точки соприкоснулись — расстояние между ними исчезает.
Huawei утверждает:
- энергоэффективность ↑ на 40%,
- производительность ↑,
- плотность транзисторов ≈ 238 млн/мм² — аналог TSMC N3, но с использованием старого оборудования.
Сравнения плотностей требуют осторожности, но амбиции очевидны.
Проблемы вертикального роста
Строительство «вверх» создаёт новые сложности:
- тепло — объём растёт быстрее площади охлаждения;
- ПО для проектирования нужно переписывать под 3D‑архитектуры;
- склеивание пластин требует невероятной точности;
- дефекты в любой из двух пластин резко снижают выход годных чипов.
Huawei не ожидает массового производства до 2031 года.
TSMC считает, что сможет выжать ещё 1–2 поколения из «плоской» архитектуры. Huawei такой роскоши не имеет: замедление закона Мура делает старые методы менее привлекательными для всех, но для Китая ограничения наступили раньше и сильнее.
